Pomoc w zrozumieniu sekwencji "power down"

Staram się zrozumieć jak mam interpretować wycinek schematu związany z sekwencja "power down".



Jeśli dobrze rozumuję T01, T02, T03 to tylko odstępy czasowe w mikrosekundach, między poszczególnymi sygnałami, które przechodzą w stan niski. Staram sie jednak zrozumieć jaka jest kolejność przechodzenia tych sygnałów. Co idzie w pierwszej kolejności. Wiem, że dla większości to błaha rzecz ale jakoś nie mogę się w tym połapać.

Wykres ten to wykres stanu 0 lub 1 danego sygnału. Zaczyna się od stanu PLT_RST# który ze stanu 1(lina wysoka) przechodzi do 0(linia niska) tym samym uruchamiając sekwencje zejścia do 0 innych sygnałów na płycie. Okresy T0, T1 itp. masz wyjaśnione w tabelce. Tzn. że zmiana stanu PLT_RST# na niski po 1 mikrosekundy zmieni też stan sygnału H_PWRGD na niski i dalej analogicznie po upływie czasu T09 (10 us) wyłączy się zegar PCH CLK Output, a po upływie czasu T10 zajdzie zmiana kolejnego sygnału na niski tzn. wejście w stan S3 PM_SLP_S3#, po upływie T02 zmieni się stan sygnału PM_SLP_S4# co jednocześnie zmieni stan sygnału DDR4_DRAMRST# na niski po upływie czasu T07 itd.

Bardzo Ci, dziękuję teraz to nabiera dla mnie sensu. Nie rozumiałem logiki tego wykresu teraz wszystko jasne.