Dzień dobry,
Laptop Lenovo G50-70, płyta główna ACLUA / ACLUB NM-A273 Rev. 1.0.
Płyta ma odlutowaną baterię RTC aby uruchamiała się automatycznie po podłączeniu zasilacza.
Sugerowałem się tematem oraz postem : post215816.html#p215816 aż doszedłem do momentu gdzie na pinie 21 złącza JEDP1 nie mam zasilania +LCDVDD_CON. Idąc dalej po schemacie zmierzyłem napięcia na tej części obwodu i przedstawiają się one następująco(matryca podłączona):

Rozumiem, że zasilanie matrycy nie pojawi się dopóki nie będzie stanu wysokiego na sygnale PCH_ENVDD ? W jakim momencie ten sygnał jest wystawiany/jakie warunki muszą zostać spełnione ?
Pozostałe pomiary:
+VGA_CORE - PL705/PL706 - 39Ω - 1,02V
CHG - PL302 - ~300kΩ -1,87V
+1.05VS - PL701 - 88Ω -1,05V
+1.35V -PL307 - 348Ω - 1,38V
CPU_CORE - PL9 - 69,8Ω - 1,72V
+3VALW_P - PL303 - 8,7kΩ - 3,34V
+5VALW_P - PL304 - 73kΩ - 5,07V
Pozdrawiam,
Bartek
Laptop Lenovo G50-70, płyta główna ACLUA / ACLUB NM-A273 Rev. 1.0.
Płyta ma odlutowaną baterię RTC aby uruchamiała się automatycznie po podłączeniu zasilacza.
Sugerowałem się tematem oraz postem : post215816.html#p215816 aż doszedłem do momentu gdzie na pinie 21 złącza JEDP1 nie mam zasilania +LCDVDD_CON. Idąc dalej po schemacie zmierzyłem napięcia na tej części obwodu i przedstawiają się one następująco(matryca podłączona):

Rozumiem, że zasilanie matrycy nie pojawi się dopóki nie będzie stanu wysokiego na sygnale PCH_ENVDD ? W jakim momencie ten sygnał jest wystawiany/jakie warunki muszą zostać spełnione ?
Pozostałe pomiary:
+VGA_CORE - PL705/PL706 - 39Ω - 1,02V
CHG - PL302 - ~300kΩ -1,87V
+1.05VS - PL701 - 88Ω -1,05V
+1.35V -PL307 - 348Ω - 1,38V
CPU_CORE - PL9 - 69,8Ω - 1,72V
+3VALW_P - PL303 - 8,7kΩ - 3,34V
+5VALW_P - PL304 - 73kΩ - 5,07V
Pozdrawiam,
Bartek